1053

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-130671

(43)Date of publication of application: 01.05.1992

(51)Int.CI.

H01L 31/04

(21)Application number: 02-252354

(71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing:

20.09.1990

(72)Inventor: NOGUCHI SHIGERU


IWATA HIROSHI SANO KEIICHI

## (54) PHOTOVOLTAIC DEVICE

## (57)Abstract:

PURPOSE: To reduce interfacial level by providing an intrinsic non-single crystal semiconductor having a film thickness of 250Å or less between both semiconductors in a photovoltaic device which is formed by sequentially stacking a single crystal semiconductor and non-single crystal semiconductor which have mutually opposed conductivity types.

CONSTITUTION: It becomes possible that recoupling of light generating carrier is reduced and the number of light generating carriers which can be extracted to the outside of a photovoltaic device can be increased by providing an intrinsic non-single crystal semiconductor 2 having a film thickness of 250Å or less between an N-type single crystal semiconductor 1 and a P-type non-single crystal semiconductor 3. Namely, many localized levels exist in a band gap of a conductive non-single crystal semiconductor and these localized levels promote generation of interfacial level in the case of forming semiconductor junction. Therefore, elimination of light generating carrier by recoupling can be suppressed by providing an intrinsic non-single crystal semicon



suppressed by providing an intrinsic non-single crystal semiconductor 2 having good film quality between a single crystal semiconductor 1 and a non-single crystal semiconductor 3.

## LEGAL STATUS . " - "

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(11)特許出願公告番号

特公平7-95603

(24) (44)公告日 平成7年(1995)10月11日

(51) Int.Cl.  H 0 1 L 31/04	識別記号	庁内整理番号	ΡΙ		技術表示箇所	
		7376 – 4M 7376 – 4M	H01L	31/ 04	N L	
			, 		請求項の数1(全 4 頁)	
(21)出廢番号	特顯平2-252354		(71)出版人	999999999	PA46	
(22)出版日 (65)公園番号 (43)公園日	平成2年(1990)9月20日 特関平4-130671 平成4年(1992)5月1日		三洋電機株式会社 大阪府守口市京阪本通2丁目5番5号 (72)発明者 能口 繁 大阪府守口市京阪本通2丁目18番地 三洋			
			(72)発明者	電機株式会社内 岩多 浩志 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内		
			(72) 発明者	佐野 景一	京阪本通2丁目18番地 三洋	
		•	(74)代理人		新二 (外1名)	
	•		審査官	松本 邦夫		

## (54) 【発明の名称】 光起電力装置

## 【特許請求の範囲】

【請求項1】互いに逆導電型の関係を有する単結晶半導体と非単結晶半導体とが順次積層されてなる光起電力装置に於て、前記両半導体間に、数A以上250A以下の膜厚を有する真性非単結晶半導体を介在させたことを特徴とする光起電力装置。

### 【発明の詳細な説明】

## (イ) 産業上の利用分野

本発明は、太陽電池や光センサ等の光起電力装置に関する。

## (ロ) 従来の技術

一般に、光起電力装置は、発電層として用いられる半導体の種類により、単結晶系,非単結晶系さらには多結晶系などに分類される

この中で、ここ数年、活発な研究開発がなされたのが、

非単結晶系からなる光起電力装置である。その理由として、従来の単結晶系のものと比較して、非単結晶系は大面積の形成が容易であり、かつその製造工程に要するエネルギーが小さくてすむことなどから低コスト化が期待できたためである。

最終頁に続く

然し乍ら、これまで多くの研究成果を得たにも拘らず、 その性能面では今だ単結晶系の光起電力装置には及んで いない。

そこで、近年、光起電力装置の開発の新たな試みとして、非単結晶系半導体と多結晶系半導体とを適当に組み合わせて半導体接合を形成させることにより、それぞれの物性が持つ長所を活かすことで、より高い光電変換効率を得る研究が進められている。

## (ハ)発明が解決しようとする課題

然し乍ら、通常前記各結晶系の半導体を単に接触させる

だけでは、良好な半導体接合を形成することはできない。例えば、互いに逆導電型の単結晶半導体と非単結晶 半導体とを直接接触させ、pn接合を形成したとしても、 光起電力装置として十分な光電変換効率を得ることはで きない。

これは、光照射により発生した半導体中の光生成キャリアの多くが前記pn接合界面での再結合により失われてしまい、前記光生成キャリアを外部に取り出せないためである。

かかる再結合の原因は、前記非単結晶半導体の局在準位によるものと考えられる。

即ち、非単結晶半導体では、一般に導電型決定不順物をドーピングすることにより、その膜質は著しく劣化する。この影響はバンドギャップ内の局在準位の増加として現れる。そして、前記局在準位は、前記pn接合界面に界面準位を生成するように働き掛け、結果として前記光キャリアを再結合させることになる。

本発明の目的とするところは、かかる事情に鑑み前記接合界面における光生成キャリアの再結合を低減する光起電力装置を提供することにある。

### (二) 課題を解決するための手段

本発明光起電力装置の特徴とするところは、互いに逆導 電型の関係を有する単結晶半導体と非単結晶半導体とが 積層されてなる光起電力装置に於て、前記両半導体間に 数A以上250A以下の膜厚を有する真性非単結晶半導体 を介在させたことにある。

### (ホ)作用

逆導電型の関係を有する前記単結晶半導体と前記非単結晶半導体との間に数点以上250 A以下の膜厚を有する真性非単結晶半導体を介在させることにより、光生成キャリアの再結合が減少し、光起電力装置の外部に取り出しうる光生成キャリア数を増加させることが可能となる。即ち、前述の如く導電性非単結晶半導体には、そのパンドギャップ中に多数の局在準位が存在し、該局在準位は、半導体接合を形成した場合界面準位を生成するように働き掛ける。

そこで、良好な膜質を有する真性非単結晶半導体を前記 単結晶半導体と前記非単結晶半導体との間に介在させる ことにより、光生成キャリアの再結合による消滅を抑制 することが可能となる。

又、前記真性非単結晶半導体は、前記導電性非単結晶半 導体と比較して、膜質の面で優れているものの、単結晶 半導体と比較した場合、まだ十分ではない。

従って、前記真性非単結晶半導体の膜厚が、あまり厚くなると、当該光起電力装置の特性の劣化を引き起こすことになる。

そこで、本発明では、前記真性非単結晶半導体の膜厚を 250 A以下とすることにより、該半導体の膜厚を大きく した場合に発生する特性劣化を抑制しつつ、前記界面準 位の低減化を実現させている。

#### (へ) 実施例

第1 図は、本発明光起電力装置の一実施例を示す案子構 造図である。

(1) はn 型単結晶シリコン基板からなる単結晶半導体、(2) は本発明の特徴である真性非単結晶半導体で、真性非晶質シリコンからなり、(3) は前配n 型単結晶シリコン基板と逆導電型となる非単結晶半導体でp型非晶質シリコン、(4) はn 型単結晶シリコン基板(1) とコンタクトするアルミニュウムなどの電極、

### (5)は透明導電膜である。

本実施例光起電力装置の形成方法としては、まず、n型単結晶シリコン基板(1)をプラズマCVD装置内に設置し、該装置内を真空排気した後約120℃に加熱する。次に前記プラズマCVD装置内でグロー放電を発生させ、そのプラズマのエネルギーによりシランなどのシリコン化合物ガスを分解し、250 A以下の真性非晶質シリコン(2)を前記n型単結晶シリコン基板(1)の一主面上に形成する。

引き続いて、前記真性非晶質シリコン(2)上に前記単結晶シリコン基板(1)と逆導電型となるp型非晶質シリコン(3)を形成する。実施例では、真性非晶質シリコン(2)と同様なプラズマガス分解法によってp型非晶質シリコン(3)を形成した。

反応ガスとしては、ジボランガスを添加された前記シリ コン化合物ガスを用いた。

このp 型非晶質シリコン(3) 及び前記真性非晶質シリコン(2) の形成で採用しているプラズマCVD装置による形成方法は従来周知の技術である。

次に、光起電力装置の窓側電極として、酸化錫、ITO膜 (Indium Tin Oxide)などの透明導電膜(5)を形成する。

最後に、n 型単結晶シリコン基板(1)の他主面に裏面電極として金属電極(4)を形成し、光起電力装置が完成する。

尚、ここで言う真性非晶質シリコンとは、例えば実施例で説明したようなプラズマガス分解法による形成であれば、導電型決定不純物としてのドーピングガスを全く添加することなく形成された非晶質シリコン膜を含むことは勿論であるが、それ以外に微量のドーピングガスを添加して形成することにより、実質的に真性型に制御された非晶質シリコン膜をも含むものである。

非晶質シリコンなどの非単結晶半導体では、一般に不純物を何ら添加することなく形成した場合でも、僅かではあるが導電性を顕わすことがあるためで、例えば非晶質シリコンの場合、僅かなn型を示す。本発明では、真性非単結晶半導体として、このような実質的に真性な半導体をも使用可能とするものである。

第2 図は、本実施例における前記真性非晶質シリコン (2)の膜厚と、当該光起電力装置の発電電圧及び変換 効率との関係を示す特性図である。同図の横軸は真性非 晶式シリコン(2)の膜厚を示し、縦軸はその下部に変 換効率を、またその上部に発電電圧をそれぞれ示す。

同図で示す膜厚がゼロの状態とは、実施例光起電力装置の構造の内、真性非晶質シリコン(2)を介在させることなく、n型単結晶シリコン基板(1)とp型非晶質シリコン(3)とを直接接触させて、所謂pn接合とした場合を意味している。

同図に示されるように、いずれの膜厚においても、前記「ゼロの状態」と比較して、発電電圧が向上している。さらに、真性非晶質シリコン(2)の膜厚を250A以下とすることにより、前記発電電圧の向上に加えて、光電変換効率も向上している。特にその膜厚を100A以下の薄膜とすることにより、前記光電変換効率の最大値を得ることができる。

一方、250A以上の膜厚による場合では、その値が漸減 している。これは、本発明における真性非晶質シリコン (2)が、界面準位の低減を主な機能とし、該非晶質シ リコン(2)自体の層中で発生する光キャリアはほとん ど変換効率に寄与せずむしろ該非晶質シリコンの厚膜化 は前配光電変換効率の低下を引き起こすことによるため である。

尚、本発明で採用する真性非晶質シリコン(2)の膜厚の下限値としては、通常のプラズマCVD装置やスパッタ装置あるいは、常圧CVD装置などによる形成で制御可能な数Aまで、本発明の効果を呈するものであるが、その膜厚の制御容易性から、20A以上が好適である。

本発明で使用する真性非晶質シリコンをp型半導体とn型半導体との間に介在させることは、非晶質シリコンのみからなる光起電力装置のp層,I層及びn層を順次積層した所謂pin接合構造と類似するものと想起される。

然し乍ら、本発明の光起電力装置では、単結晶系や非単結晶系といった異なる結晶状態の半導体間に真性非単結晶半導体を配置するという構成上の特徴を有すること、さらには、前述した如く前記真性非単結晶半導体内の光生成キャリアは、光電変換効率に寄与しないものであり、その膜厚から見ても、むしろ前記真性非単結晶半導体を光生成キャリアが生じない程度にまで薄膜化することに大きな特徴がある。

従って、従来の非晶質シリコンのみから成る光起電力装 置における前記pin構造とは、全くその目的、構成、効 果を異にするものである。

実施例では、単結晶半導体として、n型半導体を使用した場合について説明したが、本発明の光起電力装置はこれに限るものではなく単結晶半導体をp型とし、非単結晶半導体をn型としても全く同様な効果を示すことは含うまでもない。


### (ト) 発明の効果

本発明の光起電力装置によれば、導電性非単結晶半導体 が有する局在準位に起因した界面準位が低減でき、光キ ヤリアの効率的な収集が可能となり変換効率が向上す る。とりわけ、本発明は、前記真性非単結晶半導体の膜 厚を数A以上250A以下とすることにより、この半導体 の膜厚を大きくした場合に発生する特性劣化を制御しつ つ、前記界面準位の低減化を実現させることが可能とな る。


### 【図面の簡単な説明】

第1 図は本発明光起電力装置の案子構造を説明するため の案子構造断面図、第2 図は前記案子構造における真性 非単結晶半導体の膜厚と発電電圧及び変換効率との関係 を示す特性図である。

【第1図】



7 n型単結晶*沙コン基板* 2 真性非晶質シリコン 3 p型非晶質シリコン



### フロント ページの控き

(56)参考文献 特開 平1 -140675(JP,A) 特開 昭56-13779(JP,A) 特開 昭57-60875(JP,A) 特開 昭59-175170(JP,A)